微電子所在新型負電容FinFET器件研究中取得重要進展

2019-05-31 來源:中國科學院微電子所 我要評論(0) 字號:

近日,中國科學院微電子所集成電路先導工藝研發中心,面向5納米及以下節點高性能和低功耗晶體管性能需求,基于主流后高K金屬柵(HKMG-last)三維FinFET器件集成技術,成功研制出高性能的負電容FinFET器件。

現有硅基晶體管受玻爾茲曼熱力學限制,室溫下亞閾值擺幅SS≥60mV/dec,阻礙了工作電壓的繼續降低。當集成電路技術進入5納米及以下節點,隨著集成度的持續增加,在維持器件性能的同時面臨功耗急劇增加的嚴重挑戰。先導中心殷華湘研究員的團隊在主流后HKMG FinFET集成工藝的基礎上,通過材料工藝優化和多柵器件電容匹配設計,結合高質量低界面態的3納米鉿鋯金屬氧化物薄膜,研制成功性能優異的NC-FinFET器件,實現了SS和閾值電壓回滯分別為34.5mV/dec和9mV的500納米柵長NC-FinFET器件,以及SS和閾值電壓回滯分別為53mV/dec和40mV的20納米柵長NC-FinFET器件。其中,500納米柵長NC-FinFET器件的驅動電流比常規HfO2基FinFET器件(非NC-FinFET)提升了260%且電流開關比(Ion/Ioff)大于1x106,標志著微電子所在新型NC-FinFET器件的研制方面取得了重要進展。

上述最新研究結果發表在國際微電子器件領域的頂級期刊《IEEE Electron Device Letters》上(DOI: 10.1109/LED.2019.2891364),并迅速受到國際多家研發機構的高度關注。

該項集成電路先導工藝的創新研究得到國家科技重大專項02專項和國家重點研發計劃等項目的資助。

圖1、(a)負電容FinFET基本結構;(b-c)三維器件溝道結構與鐵電HZO膜層結構;

(d-e)器件I-V與SS特性;(f)最新器件性能國際綜合對比(SS與回滯電壓越小越好)

微波射頻行業人士 | 相聚在這里
【10大細分領域的微信技術交流群】
訂閱微信公眾號
訂閱微信公眾號
加群管理員為好友
加群管理員為好友

更多信息,進入學術科研專欄

主題閱讀: 集成電路

猜您關注

晚秋和值谜历史记录